La linea pilota PLP (Panel-Level Packaging), avviata a Tours con un investimento di 60 milioni di euro, è parte dell’iniziativa strategica di ST per l’integrazione eterogenea di prodotti RF, analogici, di potenza e digitali.
STMicroelectronics ha annunciato oggi nuovi dettagli relativi allo sviluppo della tecnologia Panel-Level Packaging (PLP) di prossima generazione attraverso una linea pilota nel suo sito di Tours, in Francia, la cui entrata in servizio è prevista per il terzo trimestre del 2026.
Questa tecnologia è simile a quella che Silicon Box dovrebbe portare in Italia nell’annunciato stabilimento di Novara.
PLP è una tecnologia automatizzata avanzata per il packaging e il test dei chip che aumenta l’efficienza manifatturiera e riduce i costi, oltre a essere fondamentale per la creazione di una nuova generazione di dispositivi elettronici più piccoli, più potenti e più convenienti.
Il substrato di grandi dimensioni del PLP (grandi forme rettangolari al posto di wafer rotondi) consente una maggiore produttività, cosa che ne fa una soluzione più efficiente per la produzione in volumi elevati. Basandosi sulla prima generazione della linea PLP in funzione in Malesia e sulla sua rete globale di ricerca e sviluppo tecnologico, ST intende sviluppare la prossima generazione della tecnologia PLP per mantenere la propria leadership tecnologica ed estendere l’uso del PLP a molti altri prodotti ST per applicazioni automotive, industriali e di elettronica di consumo.
Per saperne di più su questa tecnologia, consigliamo il recente report di Yole Group.
I commenti
“Lo sviluppo delle nostre capacità in ambito PLP nel sito di Tours è finalizzato a far progredire questo approccio innovativo alla tecnologia di packaging e test dei chip, aumentando efficienza e flessibilità in modo da consentirne l’implementazione in numerose applicazioni, tra cui dispositivi RF, analogici, di potenza e microcontrollori. Un team multidisciplinare di esperti in automazione manufatturiera, ingegneria di processo, scienza e analisi dei dati, nonché ricerca e sviluppo tecnologico e di prodotto, collaborerà a questo programma, che è parte fondamentale di un’iniziativa strategica più ampia incentrata sull’integrazione eterogenea – un nuovo approccio scalabile ed efficiente all’integrazione dei chip” afferma Fabio Gualandris, President Quality, Manufacturing and Technology di STMicroelectronics
“A Malta, ST ha già dimostrato la propria capacità di fornire servizi di packaging e test dei chip ad alte prestazioni in Europa. Nell’ambito del ridisegno della nostra presenza produttiva globale, questa nuova iniziativa a Tours amplierà le nostre capacità di innovazione nei processi, nella progettazione e nella produzione, sostenendo lo sviluppo della prossima generazione di chip in Europa”.
Gli investimenti stanziati
Lo sviluppo della nuova linea pilota di PLP a Tours è sostenuto da un investimento di oltre 60 milioni di dollari, già stanziati nell’ambito del programma aziendale volto a ridisegnare l’impronta produttiva della Società. Sono previste ulteriori sinergie con l’ecosistema locale di ricerca e sviluppo, tra cui anche il centro R&S CERTEM. Come precedentemente annunciato, questo programma è incentrato su infrastrutture di produzione avanzate e ridefinisce le missioni di alcuni siti in Francia e Italia per supportarne il successo a lungo termine.
La tecnologia PLP in dettaglio
Per collegare i chip di silicio alla circuiteria esterna, il settore ha utilizzato per decenni il packaging a livello di wafer (WLP) e la tecnologia flip-chip. Tuttavia, con la miniaturizzazione e la crescente complessità dei dispositivi, questi metodi hanno iniziato a mostrare i propri limiti in termini di scalabilità ed efficienza dei costi. Per il packaging avanzato esistono o sono in fase di sviluppo diversi approcci, come il Panel Level Packaging.
Nel PLP più circuiti integrati vengono assemblati su un unico pannello rettangolare più grande, anziché su singoli wafer rotondi. Ciò consente di gestire contemporaneamente un numero maggiore di circuiti integrati, riducendo i costi e migliorando il throughput.
ST non solo ha adottato la tecnologia PLP-DCI, ma è anche in prima linea nel suo sviluppo dal 2020. I team di ricerca e sviluppo aziendali hanno lavorato alla prototipazione e alle dimensioni della tecnologia, culminando in un processo PLP-DCI all’avanguardia attualmente in produzione con volumi molto elevati, superiori a 5 milioni di unità al giorno, su una linea altamente automatizzata che utilizza pannelli molto grandi di 700 x 700 mm.
Il processo PLP-DCI
La tecnologia PLP di ST si basa sul Direct Copper Interconnect (DCI). Interconnessioni dirette in rame sostituiscono i tradizionali collegamenti in filo dei chip con il loro supporto di incapsulamento. Il DCI è il processo mediante il quale questi circuiti integrati vengono collegati elettricamente al substrato del pannello utilizzando il rame, noto per la sua eccellente conduttività elettrica.
Il DCI offre prestazioni superiori rispetto ai metodi tradizionali in cui si utilizzano piccole sfere di saldatura, che possono essere meno affidabili. Questa tecnologia con connessione diretta senza fili supporta lo sviluppo di nuovi prodotti riducendo le perdite di potenza (come resistenza e induttanza), migliorando la dissipazione del calore e consentendo la miniaturizzazione. Ciò comporta una migliore densità di potenza complessiva.
Il PLP-DCI consente inoltre l’integrazione di più chip all’interno di package avanzati, il cosiddetto System in Package (SiP).
. La tecnologia è quella denominata PLP.){kind=link}