Lo riporta una ricerca di Towards Packaging che prevede che le vendite di semiconduttori assemblati con questa tecnologia passeranno da 0,83 miliardi di dollari del 2025 a 15,44 miliardi nel 2034.
La tecnologia di packaging avanzato per semiconduttori denominata Panel Level Packaging (PLP) ci interessa in maniera particolare in quanto è il metodo di fabbricazione dei chiplet utilizzato da Silicon Box, l’azienda di Singapore che sta per realizzare un importante sito produttivo ad Agognate (Novara) con un investimento di 3,2 miliardi di euro di cui 1,3 miliardi erogati a fondo perduto dallo stato italiano.
Una recente report di Towards Packaging, società di consulenza e ricerche di mercato, fa il punto sull’evoluzione tecnologica e sulle prospettive di mercato di questa processo produttivo nel suo Market Outlook Scenario Planning & Strategic Insights for 2034.
Secondo questa ricerca, il mercato PLP crescerà dai 0,83 miliardi di dollari nel 2025 ai 15,44 miliardi nel 2034 con un CAGR del 38,6% tra il 2025 e il 2034.
Il processo PLP utilizza un supporto quadrato o rettangolare: come parte del processo di assemblaggio, vengono eseguite operazioni di molding, bumping, die attach e redistribution line. Riguarda la prossima generazione di substrati con caratteristiche fini, che necessitano di strumenti e materiali moderni per fabbricare caratteristiche strutturali (linee, microvia) e utilizza una varietà di infrastrutture di produzione come Si (BEOL), circuito stampato, LCD e fotovoltaico e supera le capacità dell’infrastruttura PCB/laminato consolidata.
L’obiettivo di utilizzare infrastrutture diverse è quello di fornire funzionalità di alta qualità a un prezzo accessibile per applicazioni specifiche.
La crescente domanda di dispositivi elettronici miniaturizzati come smartphone, dispositivi indossabili e IoT aumenterà la spinta del mercato del packaging a livello di pannello durante il periodo di previsione. I progressi nelle tecnologie AI, 5G e automotive, nonché la tendenza verso l’integrazione eterogenea, in cui diversi tipi di chip vengono combinati in un unico package, aumenteranno la crescita del mercato in tutto il mondo.
Towards Packaging prevede inoltra che il passaggio in corso verso dispositivi elettronici di consumo più piccoli e potenti, nonché la crescente adozione di PLP nel settore automobilistico, in particolare per i sistemi avanzati di assistenza alla guida (ADAS) e per i veicoli elettrici, contribuiranno alla crescita del mercato negli anni a venire.
Tendenze
- Il packaging a livello di pannello (PLP), che sposta il packaging dei semiconduttori in una configurazione più grande, ha il potenziale per risparmiare sui costi aumentando le economie di scala e l’efficienza. Con l’introduzione dello standard SEMI 3D20 nel 2019, le dimensioni dei pannelli sono diventate standardizzate, consentendo ai produttori di apparecchiature di investire nella creazione di strumenti che facilitano il PLP.
- I substrati di vetro stanno stanno portando ad un importante cambiamento nel settore dei semiconduttori grazie alle loro eccezionali proprietà elettriche e all’applicabilità per le applicazioni ad alta frequenza. Le aziende sono posizionate per avere un impatto importante man mano che queste tendenze acquisiscono trazione grazie alla loro vasta esperienza nella produzione di wafer e pannelli di vetro.
- Un’esigenza senza precedenti di dispositivi elettronici più piccoli e con più capacità, memoria e velocità è guidata dai progressi tecnologici in 5G, IoT, realtà virtuale e aumentata e guida autonoma. È responsabilità dei produttori trovare soluzioni poiché i semiconduttori sono una componente essenziale per soddisfare le nuove normative.
- I metodi avanzati di packaging dei circuiti integrati semplificano le più recenti tecniche a livello di pannello e proteggono i componenti critici dagli effetti nocivi della produzione ad alte temperature.
- L’importanza del controllo termico sta crescendo con l’evoluzione dell’integrazione e della miniaturizzazione. La resistenza termica deve essere diminuita in generale. Ciò a sua volta dipende dal percorso di trasferimento del calore (più è piccolo, più è efficace), dalla conduttività (più è alta, meglio è) e dall’area della superficie di trasferimento (più è ampia, meglio è).
- Si prevede che l’area Asia-Pacifico crescerà con il CAGR più alto, del 40,89%, grazie alla rapida espansione dell’elettronica di consumo e delle applicazioni IoT e ai crescenti investimenti significativi nella produzione di semiconduttori.
- Il Nord America vantava una quota di mercato considerevole, del 30,82% nel 2023. Ciò è dovuto agli sviluppi tecnologici avanzati e all’elevata domanda di elettronica all’avanguardia e ai crescenti investimenti in R&S e innovazione in settori come l’automotive, l’aerospaziale e l’elettronica di consumo.
Fattori trainanti del mercato
Domanda di miniaturizzazione
Towards Packaging prevede che la domanda di miniaturizzazione nel settore dell’elettronica sosterrà la crescita del mercato durante il periodo di previsione. Per la maggior parte dei progressi tecnologici, la miniaturizzazione è stata estremamente importante. Il packaging elettronico è una delle tante procedure relative ai dispositivi semiconduttori e alla tecnologia dei circuiti, che funge da base per sistemi elettronici compatti e altamente efficaci. Batterie più grandi possono essere incluse nei dispositivi senza aumentarne le dimensioni totali grazie alla miniaturizzazione delle suddivisioni elettroniche, il che le rende interessanti per gli utenti finali in quasi tutti i settori.
Dal punto di vista del design, i moduli più piccoli consentono ai progettisti una maggiore libertà per creare prodotti popolari. Dal punto di vista della tecnologia, i moduli più piccoli implicano un percorso del segnale più breve con meno capacità parassita e induttanza, il che significa che l’integrità del segnale in una velocità operativa maggiore ed elevata verrebbe raggiunta in modo affidabile. Ad esempio, KalamSathas, il satellite più piccolo e compatto al mondo è più piccolo di uno smartphone.
Inoltre, la continua miniaturizzazione e l’eterogeneità operativa del packaging elettronico stanno spingendo la domanda di tecnologie di substrato migliorate. Sistemi avanzati di packaging multi-chip altamente integrati collegano componenti di gestione della memoria o dell’alimentazione con die di applicazione, logica e computazionale in un singolo package. L’inserimento ravvicinato di die sottili sui substrati IC basati su grandi formati, una tecnica familiare della produzione di PCB con packaging a livello di pannello (PLP), è un modo per ridurre i costi di fabbricazione. Il PLP massimizza il consumo di materiale e consente l’integrazione di circuiti più complicati in un ingombro ridotto elaborando più chip contemporaneamente su un pannello più grande.
È essenziale supportare le sofisticate funzionalità richieste dai dispositivi moderni, come l’elaborazione rapida, il networking migliorato e i sensori precisi. Con un enorme potenziale di riduzione delle dimensioni e di integrazione eterogenea, questi approcci tecnologici offrono diversi vantaggi e opportunità per lo sviluppo di sistemi ad alte prestazioni. Si prevede che l’approccio PLP sarà conforme alle pratiche accettate nella produzione di LCD e PCB, accelerando gli obiettivi di sviluppo e commercializzazione.
Limitazioni di mercato
Sfide della litografia per il packaging a livello di pannello
Le sfide della litografia probabilmente ostacoleranno la crescita del mercato del packaging a livello di pannello durante il periodo di previsione. Il problema della litografia per una grande integrazione eterogenea deriva dal fatto che la maggior parte dei sistemi di litografia attualmente accessibili ha un campo di esposizione di dimensioni limitate, solitamente di 60 mm x 60 mm o meno. I substrati di grandi dimensioni possono essere modellati utilizzando sistemi a campo più piccolo unendo insieme diverse esposizioni, ma ciò riduce la resa e la produttività a causa della necessità di esposizioni multiple di reticoli diversi e della possibilità di guasti ai bordi. Le apparecchiature di litografia sviluppate per wafer più piccoli hanno difficoltà a raggiungere lo stesso livello di precisione e dettaglio quando vengono utilizzate su pannelli che possono avere dimensioni di diverse centinaia di millimetri. La necessità di modellazione a linee sottili nelle moderne applicazioni di semiconduttori, in cui anche piccole deviazioni potrebbero avere un impatto sulle prestazioni, rende questo problema ancora più difficile.
Tuttavia, ci sono anche degli svantaggi per le superfici molto ampie. Questi includono la deformazione e la distorsione dei pannelli, che potrebbero influenzare la sovrapposizione, le dimensioni cruciali e l’uniformità. La deformazione è un problema importante associato ai nuovi package a matrice singola e multi-matrice. A causa del disallineamento e delle sfide di gestione, la deformazione rappresenta una seria minaccia per processi come wafer singulation, ball placement e RDL. Inoltre, una deformazione significativa deteriorerà l’affidabilità e forse causerà errori catastrofici come la rottura e la delaminazione. Questa deformazione è particolarmente impegnativa per i processi a livello di wafer e di pannello su larga scala. Di conseguenza, la deformazione e la distorsione rappresentano una seria barriera per il mercato del packaging a livello di pannello, rendendo più difficile l’implementazione di questa tecnologia e richiedendo tecniche avanzate per ridurre i rischi associati.
Opportunità di mercato
Crescita e investimenti nel settore dei semiconduttori
Towards Packaging prevede che la crescita e gli investimenti nel settore dei semiconduttori creeranno immense opportunità di crescita per il mercato del packaging a livello di pannello negli anni a venire. Mentre la domanda globale di dispositivi elettronici avanzati continua a crescere, alimentata dalla proliferazione di tecnologie come 5G, intelligenza artificiale (AI), veicoli autonomi e Internet of Things (IoT), il settore dei semiconduttori sta vivendo un’espansione senza precedenti.
La Semiconductor Industry Association (SIA) ha annunciato recentemente che le vendite globali di semiconduttori hanno raggiunto i 627,6 miliardi di dollari nel 2024, con un aumento del 19,1% rispetto al totale del 2023 di 526,8 miliardi di dollari. Inoltre, le vendite del quarto trimestre del 2024 di 170,9 miliardi di dollari sono state superiori del 17,1% rispetto al quarto trimestre del 2023 e del 3,0% rispetto al terzo trimestre del 2024.
Inoltre, sia i governi che le aziende stanno incrementando i loro investimenti in ricerca, sviluppo e capacità di produzione per soddisfare la crescente necessità di dispositivi semiconduttori più potenti ed efficienti. A maggio 2024, la Cina ha annunciato il più grande fondo di investimento in semiconduttori di sempre per promuovere lo sviluppo dell’industria nazionale dei chip, l’ultimo sforzo di Pechino per raggiungere l’autosufficienza mentre gli Stati Uniti cercano di limitarne la crescita.
La terza fase del National Integrated Circuit Industry Investment Fund cinese, meglio conosciuto come Big Fund, ha preso il via a maggio del 2024 con una dotazione iniziale di 344 miliardi di yuan (47 miliardi di dollari circa). Si tratta dello strumento utilizzato dal governo di Pechino per sostenere le ambizioni della Cina nel settore dei semiconduttori.
Questa ondata di investimenti è particolarmente vantaggiosa per la tecnologia PLP, in quanto si allinea con la ricerca da parte del settore di soluzioni di packaging innovative che possano migliorare le prestazioni dei dispositivi riducendo al contempo dimensioni e costi. Con l’industria dei semiconduttori che incanala miliardi di dollari in nuovi impianti di produzione, attrezzature e sviluppo tecnologico, esiste una significativa opportunità per l’adozione della tecnologia PLP su larga scala.
Analisi dei segmenti chiave
Il segmento dell’elettronica di consumo ha conquistato la quota di mercato più ampia nel 2023 col 47,24%. Ciò è dovuto alla tendenza in corso verso la digitalizzazione e all’integrazione delle tecnologie intelligenti nella vita di tutti i giorni, insieme alla crescente domanda di un’ampia gamma di dispositivi elettronici come smartphone, tablet, smartwatch e sistemi di domotica. Inoltre, è probabile che anche l’aumento del lavoro da remoto e dell’istruzione online, nonché l’implementazione delle reti 5G, supportino la crescita del segmento nel mercato globale del packaging a livello di pannello durante il periodo di previsione. Inoltre, la crescente preferenza dei consumatori per dispositivi ad alte prestazioni e multifunzionali contribuirà sicuramente alla crescita del segmento negli anni a venire.
Approfondimenti regionali
È probabile che l’Asia Pacifico cresca con un CAGR del 40,89%, il maggiore nel periodo considerato. Ciò è dovuto all’infrastruttura consolidata della fabbricazione di semiconduttori e alla presenza di hub di produzione di elettronica avanzata in economie come Cina, Corea del Sud, Taiwan e Giappone. Inoltre, anche l’aumento degli investimenti nella produzione di semiconduttori contribuirà alla crescita del mercato nella regione.
Dimensioni del mercato degli imballaggi a livello di pannello, per regione, 2023-2033 (miliardi di USD)
Nel 2023, il Nord America ha detenuto una quota di mercato considerevole, pari al 30,82%. Ciò è dovuto alla presenza di aziende leader come Intel Corporation, Qualcomm Incorporated, NVIDIA Corporation e Texas Instruments, tra gli altri. Inoltre, la crescente domanda di elaborazione ad alte prestazioni (HPC), guidata dall’ascesa di data center, intelligenza artificiale (AI) e applicazioni di apprendimento automatico, dovrebbe ulteriormente supportare la crescita regionale del mercato PLP negli anni a venire. Inoltre, anche l’implementazione di reti 5G in tutta la regione e l’ascesa di veicoli elettrici (EV) e veicoli autonomi dovrebbero supportare la crescita regionale nel prossimo futuro.
Ulteriori informazioni al seguente link.
: la tecnologia utilizzata da Silicon Box crescerà con un CAGR del 38,6% dal 2025 al 2034.){kind=link}