CEA-Leti ha presentato gli ultimi sviluppi della FAMES Pilot Line: processi compatibili con i 300 mm orientati a FD-SOI avanzato, memorie non volatili integrate, RF e integrazione 3D. Tra i risultati chiave, dispositivi SOI CMOS pienamente funzionali realizzati con un budget termico di 400 °C, considerati un abilitante cruciale per la 3D sequential integration. L’iniziativa, finanziata nell’ambito del Chips JU europeo, punta a portare in produzione tecnologie “more-than-Moore” con accesso aperto a ricerca e industria.
FAMES (Fully-depleted Advanced nodes for More-than-Moore Electronics and Sustainability) è una pilot line europea guidata da CEA-Leti che mira a industrializzare tecnologie abilitanti per sistemi a basso consumo e alta integrazione: FD-SOI a nuovi nodi, eNVM, RF e opzioni di 3D stacking. Il progetto è sostenuto da 830 milioni di euro con fondi congiunti Chips JU e Stati partecipanti e si inserisce nella strategia di sovranità tecnologica dell’UE.
Il risultato di rilievo: CMOS a 400 °C per 3DSI
Tra gli avanzamenti presentati, CEA-Leti ha dimostrato SOI CMOS a 2,5 V pienamente funzionali fabbricati a 400 °C, con prestazioni allineate a quelle ottenute con budget termici >1000 °C. Ridurre la temperatura di processo è uno dei passaggi chiave per impilare strati attivi sovrapposti senza degradare quelli già realizzati: un tassello essenziale per la 3D sequential integration (3DSI) su wafer da 300 mm.
Il perimetro tecnologico: FD-SOI, eNVM, RF e 3D integration
La pilot line copre l’intera catena di processo necessaria a nuove architetture di chip “more-than-Moore”, con focus su:
- FD-SOI con due nodi di nuova generazione (10 nm e 7 nm) per circuiti misto-segnale a bassissima potenza;
- Memorie non volatili embedded (eNVM), per storage veloce e a basso consumo on-chip;
- Componenti RF e passivi ad alte prestazioni;
- Integrazione 3D (sequenziale e eterogenea) per aumentare funzionalità e densità senza penalizzare l’efficienza energetica.
La rete europea dietro la pilot line
FAMES è strutturata su quattro siti ospitanti — CEA-Leti, Tyndall, VTT e SAL — e coinvolge RTO e università europee (tra cui imec, Fraunhofer, UCLouvain, Grenoble INP e Universidad de Granada). La configurazione su più poli consente di condividere piattaforme, moduli di processo e metrologia in un’ottica di trasferimento industriale su 300 mm.
Per favorire l’adozione, la pilot line ha lanciato call di accesso aperto con PDK “pathfinding” per la valutazione delle prestazioni ai nodi FD-SOI avanzati, MPW per accesso al silicio, moduli/flow specifici e attività di training. Le proposte vengono selezionate da un comitato che rappresenta gli undici partner del consorzio.
Implicazioni per l’industria europea
Con la maturazione dei processi low-power/low-voltage e l’abilitazione della 3DSI a budget termico ridotto, FAMES offre a PMI, startup e grandi gruppi un percorso concreto per prototipare e scalare dispositivi analog/mixed-signal, RF e power management. In prospettiva, ciò può accelerare time-to-market, ridurre i costi di sviluppo e rafforzare la filiera nei segmenti in cui l’Europa è già competitiva.
La linea pilota di CEA-Leti funge da ponte tra la ricerca fondamentale (TRL 1-6) e la produzione su larga scala (TRL 8-9). Il successo del progetto assicura ai partner industriali europei l’accesso a un processo produttivo maturo e ottimizzato, riducendo la dipendenza dalle fonderie extra-europee per la produzione di chip a basso consumo e alte prestazioni. Il prossimo passo per il consorzio sarà finalizzare la documentazione di processo e preparare il trasferimento definitivo della tecnologia a una o più fabs europee per l’effettiva produzione di massa.
