lunedì, Maggio 27, 2024
HomeAZIENDEAttualitàE4 annuncia il cluster "Monte Cimone" basato su RISC-V realizzato in collaborazione...

E4 annuncia il cluster “Monte Cimone” basato su RISC-V realizzato in collaborazione con DEI-UNIBO e CINECA

Monte Cimone è il primo cluster RISC-V ISA specificamente progettato, costruito e validato per attività di co-design mirate a consentirne l’utilizzo nell’ecosistema HPC e con un ambiente operativo come obiettivo primario. Monte Cimone consente agli sviluppatori di testare e convalidare carichi di lavoro scientifici e ingegneristici in un ricco stack software, inclusi strumenti di sviluppo, librerie per la programmazione del passaggio dei messaggi, BLAS, FFT, driver per reti HS e dispositivi I/O. L’obiettivo è raggiungere una posizione in grado di affrontare e sfruttare le caratteristiche del RISC-V ISA per applicazioni e carichi di lavoro scientifici e ingegneristici in un ambiente operativo. Il continuo dialogo tra E4, DEI-UNIBO e CINECA ha permesso a Monte Cimone di raggiungere un tale livello di stabilità e affidabilità, sia in termini di HW che di SW, per eseguire diversi flussi di lavoro (es. Quantum Espresso) e consentire il porting di ulteriori applicazioni.

Monte Cimone supporta anche la strumentazione e plug-in di monitoraggio che ne consentono l’integrazione nelle operazioni HPC esistenti e nei cockpit di gestione.

Monte Cimone nasce dalla collaborazione tra E4 Computer Engineering, fornitore di soluzioni hardware e software per High Performance Computing, Cloud Computing, High Performance Data Analytics, Intelligenza Artificiale, Deep Learning e Virtualizzazione, DEI-UNIBO, dipartimento di Ingegneria Elettrica, Elettronica e dell’Informazione “Guglielmo Marconi” dell’Università di Bologna e CINECA, il principale centro di supercalcolo italiano.

DEI-UNIBO ha contribuito alla definizione dell’architettura del sistema Monte Cimone, allo sviluppo dello stack software e all’integrazione nell’ambiente di automazione dei data center Examon mentre CINECA ha portato librerie matematiche ad alte prestazioni (OpenBLAS, FFTW, Netlib-LAPACK, Netlib-scaLAPACK) e applicazioni scientifiche (HPL, Quantum Espresso).

Monte Cimone è attualmente in fase di validazione finale presso DEI-UNIBO e un’architettura simile, anche se su scala ridotta, si trova presso il laboratorio di ricerca e sviluppo di E4 per ulteriori sviluppi. Una volta completamente convalidato al DEI-UNIBO e all’E4, Monte Cimone sarà trasferito al CINECA per ulteriori test e per la sua integrazione nell’ambiente di calcolo di classe exascale del CINECA.

I principali componenti hardware di Monte Cimone sono:

  • 6 server a doppia scheda, con un fattore di forma di 4,44 cm (1 unità rack) di altezza, 42,5 cm di larghezza, 40 cm di profondità. Ogni scheda segue il fattore di forma Mini-ITX standard di settore (170 mm per 170 mm);
  • Ogni scheda è dotata di un SoC SiFive Freedom U740, 16 GB di memoria DDR a 64 bit operante a 1866s MT/s e interconnessioni ad alta velocità con PCIe Gen 3×8 operanti a 7,8 GB/s, una Gigabit Ethernet e quattro USB 3.2 Gen 1;
  • Nel sistema RV007 lo slot di espansione M.2 M-key è occupato da un dispositivo di archiviazione del modulo SSD NVME2280 da 1 TB utilizzato dal sistema operativo. La scheda Micro SD è presente e utilizzata per l’avvio UEFI;
  • All’interno del case sono integrati due alimentatori da 250 W per supportare l’hardware attuale e futuri acceleratori PCIe e schede di espansione;
  • Ventole integrate

La scheda madre del Monte Cimone è mostrata nella seguente immagine:

Le viste dall’alto, frontale e posteriore del nodo del Monte Cimone sono rappresentate nelle seguenti immagini:

RISC-V è un ISA molto promettente per HPC. L’European Processor Initiative utilizzerà un acceleratore basato su RISC-V. In questi giorni è in corso un intenso sforzo di sviluppo per misurare la maturità dell’attuale generazione di processori basati su RISC-V con il carico di lavoro HPC più intenso. Il Prof. Luca Benini (DEI-UNIBO), un membro chiave del consorzio EPI e una forza trainante nello sviluppo di RISC-V, ha proposto a E4 e CINECA di avviare un processo di sviluppo che sarebbe poi diventato il Monte Cimone.

Monte Cimone sarà utilizzato come piattaforma per il porting e l’ottimizzazione di stack software e applicazioni HPC rilevanti per l’architettura RISC-V. L’hardware sarà ulteriormente esteso aggiungendo schede di accelerazione PCEe per esplorare architetture eterogenee e basate su RISC-V. A complemento del ricco set di componenti HW, il porting dello stack Infiniband è in corso e verrà aggiunto alla configurazione attuale non appena convalidato. La modularità dell’architettura cluster ne consentirà l’estensione con nuovi blade che ospiteranno processori RISC-V, memorie e componenti storage dalle prestazioni più elevate non appena saranno disponibili sul mercato.

Il sistema HPC prende il nome dal Monte Cimone, la più alta cima, con i suoi 2.165 m, della regione Emilia-Romagna dove operano E4, l’Università di Bologna e il CINECA. È una stazione sciistica invernale frequentata dagli snowboarder in quanto ospita un ampio snowpark.

Cosimo Gianfreda, CTO di E4 Computer Engineering, ha dichiarato: “Negli anni E4 ha perseguito la strategia di essere all’avanguardia nella tecnologia innovativa. I nostri prodotti sono stati progettati tenendo conto delle esigenze degli utenti finali e con l’obiettivo di rendere questi sistemi di facile utilizzo, fornendo al contempo le massime prestazioni con il TCO più basso. Il Monte Cimone rappresenta un’opportunità chiave per la co-progettazione e lo sviluppo di tecnologie innovative basate su RISC-V ed è un salto significativo nella proposta di soluzioni ad alta tecnologia ed efficienza energetica.”

Sono particolarmente entusiasta dei risultati che abbiamo ottenuto con Monte Cimone, che dimostrano una notevole maturità dello stack software RISC-V e degli strumenti per HPC. Credo che le macchine HPC basate su RISC-V non siano lontane e Monte Cimone sarà determinante per arrivarci più velocemente”, afferma Luca Benini, Professore ordinario di Elettronica al DEI-UNIBO e Cattedra di Circuiti e sistemi digitali all’ETH di Zurigo.

Il Dr. Daniele Cesarini, specialista HPC presso CINECA ha dichiarato: “Come centro di supercalcolo, siamo molto interessati alla tecnologia RISC-V per supportare la comunità scientifica. Siamo entusiasti di contribuire all’ecosistema RISC-V supportando l’installazione e la messa a punto di codici scientifici e librerie matematiche ampiamente utilizzati per portare avanti lo sviluppo di CPU RISC-V ad alte prestazioni. Crediamo che Monte CIMONE sarà il precursore della prossima generazione di supercalcolatori basati sulla tecnologia RISC-V e continueremo a lavorare in sinergia con E4 Computer Engineering e l’Università di Bologna per dimostrare che RISC-V è pronto a interessare i colossi HPC”.