META-DX2+ consente di raddoppiare le capacità di router e switch con connettività 112G PAM4 per porte 800G, aggiungendo crittografia e precision timing di Classe C/D.
La domanda di maggiore larghezza di banda e sicurezza nell’infrastruttura di rete guidata dalla crescita del lavoro ibrido e dalla distribuzione geografica sta ridefinendo le prestazioni delle reti. Guidata dalle applicazioni AI/ML, 650 Group prevede che la larghezza di banda totale per 400G e 800G crescerà a un tasso annuo di oltre il 50%, secondo. Questa incredibile crescita sta portando la connettività 112G PAM4 – oltre le attuali applicazioni cloud e telecom – verso le piattaforme di commutazione Ethernet aziendali.
Microchip Technology sta rispondendo a questa esigenza introducendo una nuova famiglia di PHY META-DX2+. Si tratta della prima soluzione del settore ad integrare velocità 1.6 T (terabit al secondo) con crittografia end-to-end e aggregazione di porte per mantenere l’ingombro più compatto possibile nella transizione alla connettività 112G PAM4 per switch Ethernet aziendali, dispositivi di sicurezza, router di interconnessione cloud e sistemi di trasporto ottico.
“L’introduzione di quattro nuovi PHY Ethernet META-DX2+ dimostra il nostro impegno a supportare la transizione del settore verso la connettività 112G PAM4 alimentata dal nostro retimer META-DX e dal portafoglio PHY. Insieme al nostro retimer META-DX2L, offriamo ora un chipset completo per tutte le esigenze di connettività, retiming, gearboxing, alle funzionalità PHY avanzate“, ha affermato Babak Samimi, corporate vice president of Microchip’s communications business unit. “Offrendo compatibilità hardware e software, i nostri clienti possono sfruttare i progetti architetturali nei loro sistemi di commutazione e routing aziendali, data center e provider di servizi, ed offrire soluzioni pay-as-you-need tramite un modello di abbonamento software per funzionalità avanzate, inclusa sicurezza end-to-end, aggregazione di porte multi-rate e timestamp di precisione.”
L’architettura dati 1.6T configurabile di META-DX2+ supera di 2 volte le prestazioni della concorrenza nella capacità totale gearbox e offre un livello di protezione in modalità switch mux di 2:1 grazie alla sua esclusiva capacità ShiftIO. Le capacità di aggregazione delle porte XpandIO ottimizzano l’utilizzo delle porte router/switch quando si supporta il traffico a bassa velocità. Inoltre, i dispositivi includono il supporto PTP (Precision Time Protocol) di classe C/D IEEE 1588 per un timestamp accurato in nanosecondi richiesto per 5G e servizi aziendali critici. Offrendo un portafoglio di retimer compatibili con l’impronta e PHY avanzati con opzioni di crittografia, Microchip consente agli sviluppatori di espandere i loro progetti per aggiungere MACsec e IPsec sulla base di un design di scheda comune e di un kit di sviluppo software (SDK).
Le capacità differenziate di META-DX2+ includono:
- Doppio 800 GbE, quad 400 GbE e 16x 100/50/25/10/1 GbE MAC/PHY
- Motori MACsec/IPsec da 1.6 T integrati che scaricano la crittografia dai processori di pacchetti in modo che i sistemi possano scalare più facilmente fino a larghezze di banda più elevate con sicurezza end-to-end
- Più del 20% di risparmio sulla scheda rispetto alle soluzioni concorrenti che richiedono due dispositivi per fornire la stessa capacità di gearboxing e modalità mux 2:1 hitless
- XpandIO consente l’aggregazione di porte di client Ethernet a bassa velocità su interfacce Ethernet a velocità più elevata, ottimizzate per piattaforme aziendali
- La funzione ShiftIO combinata con un crosspoint configurabile consente una connettività flessibile tra switch esterni, processori e ottiche
- Varianti del dispositivo con 48 o 32 SerDe 112G PAM4 compatibili con Long Reach (LR), inclusa la programmabilità per ottimizzare la potenza rispetto alle prestazioni
- Supporto per Ethernet, OTN, Fibre Channel e velocità dati proprietarie per applicazioni AI/ML
“Mentre il settore passa a un ecosistema 112G PAM4 per router e switch ad alta densità, la crittografia della velocità di linea e l’uso efficiente della capacità delle porte diventano sempre più importanti“, ha affermato Alan Weckel, fondatore e analista di 650 Group, LLC. “La famiglia META-DX2+ di Microchip svolgerà un ruolo importante nell’abilitazione della crittografia MACsec e IPsec, nell’ottimizzazione della capacità con l’aggregazione delle porte e nel collegamento flessibile di routing/switching in ottiche multi-rate 400G e 800G“.
Come il retimer META-DX2L, la nuova serie di PHY META-DX2+ può essere utilizzata con gli FPGA PolarFire di Microchip, il PLL ad alte prestazioni ZL30632, gli oscillatori, i regolatori di tensione e altri componenti che sono stati pre-validati per aiutare velocizzare i progetti in produzione.
Strumenti di sviluppo
L’SDK PHY Ethernet di seconda generazione di Microchip per la famiglia META-DX2 riduce i costi di sviluppo con librerie API e firmware collaudati sul campo. L’SDK supporta tutti i dispositivi META-DX2L e META-DX2+ PHY; il supporto per le estensioni PHY Switch Abstraction Interface (SAI) dell’Open Compute Project (OCP) sono incluse per abilitare il supporto indipendente dei PHY META-DX2 all’interno di un’ampia gamma di sistemi operativi di rete (NOS) che supportano SAI.
La campionatura della famiglia META-DX2+ sarà disponibile nel quarto trimestre 2022. Ulteriori informazioni sono presenti alla pagina web a META-DX2+.
