Teradyne è stata riconosciuta come Partner dell’Anno 2025 della TSMC Open Innovation Platform (OIP) per i test sui chip realizzati con la tecnologia 3DFabric di TSMC. Questo riconoscimento riflette la forte collaborazione tra Teradyne, TSMC e l’ampio ecosistema OIP.
Attraverso la TSMC OIP 3DFabric Alliance, Teradyne ha collaborato strettamente con TSMC, la principale fonderia di semiconduttori a livello mondiale, per sviluppare metodologie di test multi-die per chiplet e la tecnologia di packaging avanzata TSMC CoWoS. Questa stretta collaborazione ha permesso di migliorare significativamente l’efficienza della realizzazione dei circuiti integrati di nuova generazione e ha elevato la qualità dei test, segnando una tappa fondamentale nella transizione del settore verso architetture basate su chiplet.
Le dichiarazioni di Teradyne: UCIe, GPIO e scan in streaming
“In Teradyne crediamo fermamente nell’approccio aperto e collaborativo dell’Open Innovation Platform di TSMC e guardiamo con entusiasmo alla prosecuzione della nostra partnership per promuovere l’innovazione e offrire valore eccezionale ai nostri clienti”, ha dichiarato Shannon Poulin, Presidente del Semiconductor Test Group di Teradyne. “Gli investimenti strategici di Teradyne in soluzioni che prevedono l’utilizzo degli standard UCIe, GPIO e soluzioni di test a scansione in streaming consentono di effettuare verifiche scalabili e di alta qualità sulle interfacce die-to-die utilizzate all’interno dei chiplet. Per i nostri clienti, questo significa tempi più rapidi per la realizzazione di complessi circuiti integrati 3D utilizzati nelle applicazioni AI e nei data center cloud più esigenti”.
Test die-to-die UCIe: copertura più alta e time-to-market più rapido
Il portafoglio completo di apparecchiature di collaudo automatico per semiconduttori ed elettronica supporta i dispositivi più avanzati e le architetture chip emergenti in tutti i livelli di test. Questa innovazione consente di effettuare test a scansione ad alta velocità sulle interfacce die-to-die UCIe durante la selezione dei wafer o il test dei singoli chip. Il miglioramento della copertura dei test ad alta velocità per le interfacce UCIe riduce i difetti non rilevati, migliora il costo complessivo della qualità e consente tempi di commercializzazione più rapidi per questi complessi semiconduttori 3D utilizzati in applicazioni di intelligenza artificiale e data center cloud.
Il commento di TSMC e l’impatto sull’ecosistema OIP
“Ci congratuliamo con Teradyne per il suo contributo all’ecosistema OIP, promuovendo innovazioni che migliorano la qualità dei test e l’avvio della produzione in serie dei semiconduttori di nuova generazione”, ha dichiarato Aveek Sarkar, Direttore della Ecosystem and Alliance Management Division di TSMC. “La nostra partnership di lunga data e la collaborazione con partner dell’ecosistema OIP come Teradyne permettono ai nostri clienti di accelerare la diffusione dell’intelligenza artificiale attraverso innovazioni nel calcolo ad alte prestazioni ed efficiente dal punto di vista energetico, sfruttando strumenti e metodologie di test che riducono i tempi di immissione sul mercato”.
Il riconoscimento al TSMC OIP Forum 2025
Il premio è stato annunciato in occasione del TSMC North America OIP Ecosystem Forum 2025, tenutosi a Santa Clara (California) il 24 settembre 2025. L’evento di quest’anno ha riunito partner di progettazione di semiconduttori e clienti di TSMC per illustrare come l’ecosistema stia sfruttando il grande potenziale dell’AI nella prossima generazione di soluzioni di progettazione per le tecnologie avanzate di processo e packaging di TSMC.
