Sfruttando anni di esperienza nella produzione di sensori BSI stacked, la tecnologia 3D-IC su scala wafer di Tower sblocca l’integrazione dei processi Silicon Photonics (SiPho) ed Electronic Integrated Circuits (EIC). Questa innovazione è cruciale per applicazioni emergenti come l’Ottica Co-Packaged (CPO) e include il supporto completo degli strumenti di progettazione Cadence per la piattaforma stacked.
Tower Semiconductor, fonderia leader di soluzioni a semiconduttore analogiche, ha annunciato l’espansione della sua attuale tecnologia di wafer bonding da 300 mm. Questa tecnologia, sviluppata in origine e già in produzione di massa per i sensori di immagine BSI stacked, è ora estesa per consentire l’integrazione di circuiti integrati 3D eterogenei nei suoi processi leader di settore: Silicon Photonics (SiPho) e SiGe BiCMOS.
Questa nuova offerta rappresenta un importante passo avanti nell’estensione dell’integrazione 3D su scala wafer – che richiede l’uso simultaneo di più PDK (Process Design Kit) – a nuovi domini oltre al rilevamento di immagini. L’iniziativa risponde alla crescente domanda del mercato di sistemi compatti e ad alte prestazioni per applicazioni come i data center.
Dall’imaging ai data center: la tecnologia chiave
Basandosi su anni di produzione stacked ad alto volume su wafer da 200 mm e 300 mm, la tecnologia di wafer bonding di Tower consente di impilare i wafer – ad esempio SiPho (PIC – Circuito Integrato Fotonico) e SiGe (EIC – Circuito Integrato Elettronico) – per creare circuiti integrati 3D completamente integrati su scala di wafer.
Questa capacità integra funzioni specifiche per l’applicazione provenienti da diverse tecnologie di processo in un singolo chip ad alta densità, offrendo maggiori funzionalità e prestazioni in un fattore di forma più piccolo. Tale tecnologia per circuiti integrati 3D su scala wafer supporta applicazioni emergenti come l’Ottica Co-Packaged (CPO), che combina SiPho (PIC Circuito Integrato Fotonico) e SiGe (EIC – Circuito Integrato Elettronico), dove l’integrazione compatta e ad alte prestazioni è essenziale.
“La nostra pluriennale esperienza nell’impilamento di wafer ad alto volume per le tecnologie CIS ha gettato le basi per questa prossima fase di integrazione 3D” ha affermato il Dott. Marco Racanelli, Presidente di Tower Semiconductor. “Grazie al nostro avanzato processo di saldatura di wafer da 300 mm, che ora supporta più tecnologie di wafer su un singolo 3D-IC, consentiamo ai clienti di raggiungere nuovi livelli di prestazioni, funzionalità e densità di integrazione necessari per CPO.”
Collaborazione Tower-Cadence per il flusso 3D-IC
Tower ha già dimostrato con successo la precisione di allineamento e l’affidabilità del processo di wafer bonding. A complemento della tecnologia di processo, Tower ha collaborato con Cadence Design Systems per estendere il flusso Virtuoso Studio Heterogeneous Integration che consente la co-simulazione e la co-verifica di più tecnologie di processo all’interno di un ambiente di progettazione unificato. Questa funzionalità avanzata di progettazione è ora disponibile per i clienti come flusso di riferimento.
“Tower Semiconductor e Cadence hanno unito le forze per fornire un flusso di progettazione completo per die impilati multi-tecnologia,” ha affermato il Dott. Samir Chaudhry, VP of Customer Design Enablement, Tower Semiconductor. “Ciò consente ai progettisti di progettare, verificare la connettività e simulare completamente chip 3D-IC e wafer-bonded realizzati a partire da più piattaforme tecnologiche, il tutto all’interno di un unico progetto di progettazione Cadence. Compatibile con i PDK SiGe BiCMOS e SiPho di Tower Semiconductor, il nuovo flusso di progettazione 3D-IC è ora pienamente supportato da entrambe le aziende, migliorando notevolmente il successo al primo passaggio in progetti complessi di die multitecnologia.”
Ashutosh Mauskar, VP, Product Management per i prodotti Custom Design and System Design and Analysis di Cadence, ha aggiunto: “La convalida del flusso di integrazione eterogenea, che supporta applicazioni die-to-wafer e wafer-to-wafer per sottosistemi PIC/EIC utilizzando la tecnologia Tower, significa che i nostri clienti comuni possono contare su un flusso tecnologico robusto e unificato per aiutarli a fornire prodotti di qualità nei tempi previsti.”
Questa espansione rafforza la leadership di Tower nell’integrazione 3D-IC ed eterogenea, offrendo soluzioni analogiche avanzate che accelerano l’innovazione nei mercati di nuova generazione.
Tower Semiconductor: profilo e visione strategica
Tower Semiconductor, fonderia israeliana, fornisce piattaforme tecnologiche, di sviluppo e di processo ai propri clienti in mercati in crescita, quali i settori dei beni di consumo, industriale, automobilistico, mobile, delle infrastrutture, medico, aerospaziale e della difesa. Tower Semiconductor si concentra sulla creazione di un impatto positivo e sostenibile sul mondo attraverso partnership a lungo termine e la sua offerta di tecnologia analogica avanzata e innovativa, composta da un’ampia gamma di piattaforme di processo personalizzabili come SiGe, BiCMOS, segnale misto/CMOS, RF CMOS, sensore di immagine CMOS, sensori non di imaging, display, gestione integrata dell’alimentazione (BCD e 700 V), fotonica e MEMS.
Fornisce inoltre servizi di progettazione per un ciclo di progettazione rapido e accurato, nonché servizi di trasferimento dei processi, inclusi sviluppo, trasferimento e ottimizzazione, a IDM e aziende fabless. Per offrire ai propri clienti un approvvigionamento multi-fab e una capacità produttiva estesa, Tower Semiconductor possiede una struttura operativa in Israele (200 mm), due negli Stati Uniti (200 mm) e due in Giappone (200 mm e 300 mm) di cui è proprietaria attraverso la sua partecipazione del 51% in TPSCo; Tower condivide inoltre lo stabilimento di 300 mm di Agrate con STMicroelectronics e ha accesso a un corridoio di capacità di 300 mm nello stabilimento di Intel del Nuovo Messico.
